简 历：
中国科学院计算技术研究所处理器芯片重点实验室（原计算机体系结构国家重点实验室）副研究员。于2014年在新南威尔士大学获得计算机科学与工程博士学位，之后留校从事研究工作，于2023年加入计算所。主要研究方向为计算机体系结构、计算机安全、容错计算。最近的研究聚焦在针对时间侧信道和软件内存安全的RISC-V处理器架构扩展与增强。发表论文23篇，主要成果发表在TC、DAC、ICCAD、DATE等领域内国际顶级会议和期刊，是RISC-V Rocket Chip开源社区贡献者，曾任新南威尔士大学网络安全研究中心（UNSW IFCYBER）学术成员，并担任CCS、DAC、ICCAD、TCAD、TDSC、TVLSI等领域内高影响力会议和期刊的审稿人。
主要论著：
[1] Tuo Li, Sri Parameswaran: FaSe: fast selective flushing to mitigate contention-based cache timing attacks. DAC 2022: 541-546
[2] Hsu-Kang Dow, Tuo Li, Sri Parameswaran: HWST128: complete memory safety accelerator on RISC-V with metadata compression. DAC 2022: 709-714
[3] Hsu-Kang Dow, Tuo Li, William Miles, Sri Parameswaran: SHORE: Hardware/Software Method for Memory Safety Acceleration on RISC-V. DAC 2021: 289-294
[4] Tuo Li, Bradley Hopkins, Sri Parameswaran: SIMF: Single-Instruction Multiple-Flush Mechanism for Processor Temporal Isolation. CoRR abs/2011.10249 (2020)
[5] Tuo Li, Muhammad Shafique, Jude Angelo Ambrose, J？rg Henkel, Sri Parameswaran: Fine-Grained Checkpoint Recovery for Application-Specific Instruction-Set Processors. IEEE Trans. Computers 66(4): 647-660 (2017)
[6] Tuo Li, Jude Angelo Ambrose, Roshan G. Ragel, Sri Parameswaran: Processor Design for Soft Errors: Challenges and State of the Art. ACM Comput. Surv. 49(3): 57:1-57:44 (2016)
李拓 副研究员
研究方向：
所属部门：处理器芯片重点实验室
导师类别：
联系方式：lituo@ict.ac.cn
个人网页：